# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

54-057969

(43) Date of publication of application: 10.05.1979

(51)Int.CI.

H01L 29/80

H01L 29/06

(21)Application number: 52-124825

(71)Applicant: SONY CORP

(22)Date of filing:

18.10.1977

(72)Inventor: WATANABE SEIICHI

# (54) ELECTRIC FIELD EFFECT TRANSISTOR

## (57) Abstract:

PURPOSE: To produce a FET superior in high-frequency characteristic by providing an intrinsic or high-resistance semiconductor layer between a N-type channel and a P-type gate and depleting all channel layers in case of zero voltage across the gate and the source. CONSTITUTION: Intrinsic or high-resistance N- epi-layer 21 is provided on P++ layer 20, and ions are implanted by using an oxide mask having thin film part 22a to form selectively P+ layer 23. Separately, an aperture is provided in film 22 to diffuse N+ layer 24. After that, large aperture 22c is provided to diffuse selectively N+ layer 24, and one side of diffusion is linked with layer 24. Next, mask 22 is removed, and layer 26 similar to layer 21 is formed epitaxially and is covered with oxide film 27. Apertures are selectively provided in film 27 to provide N+ layers 28 and 29 and P+ layer 30 which reach the edge of layers 24 and 25, and electrode SDG is formed respectively. By this constitution, the figure of merit of a Schottky barrier gate-type FET is enhanced to make the high-frequency characteristic good

### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9日本国特許庁(JP)

①特許出願公開

· ⑫公開特許公報 (A)

昭54-57969

⑤Int. Cl.²H 01 L 29/80H 01 L 29/06

識別記号 匈日本分類

99(5) E 3

庁内整理番号 6603-5F 砂公開 昭和54年(1979)5月10日

6603—5 F

7514-5F

発明の数 1 審査請求 未請求

(全 5 頁)

**匈電界効果トランジスタ** 

②特

願 昭52-124825

後氏

頁 昭52(1977)10月18日

⑩発 明 者

皆 渡辺誠一

町田市つくし野3の2の10

⑪出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

砂代 理 人 弁理士 伊藤貞

#### 明 組 書

発明の名称 電界効果トランジスタ

#### 特許請求の範囲

第1 導電型のチャンネルと、第2 導電型のゲート又はショットキー障整ゲートと、上記チャンネルと上記ゲートとの間に介存する実性又は高抵抗半導体層とを具備し、ゲート・ソース間電圧が零の時で上記半導体層が殆んど全チャンネル長に渡つて空乏化されるようにした電界効果トランジスタ。

# 発明の詳細な説明

本発明は電界効果トランジスタに係わる。

電界効果トランジスタの高周波特性の良否を示

ナフィギュア・オブ・メリットはgm/Cg (但し、gm:相互コンダクタンス、Cg : 入力容量) で与

たられるが、通常の篏合ゲート源、或いはショット キー障壁ゲート型の電界効果トランジスタ は、

このフィギュア・オブ・メリット が比較的小さく

高周波特性が十分良好でないという欠点がある。

本発明は、高いフィギュア・オブ・メリットを

有し、高周波特性にすぐれた接合ゲート型、或い はショットキー障壁ゲート型電界効果トランジス メを提供せんとするものである。

先ず、本発明の特徴の理解を容易にするために、 的述した従来の接合ゲート 習慣界効果トランジス タの原理的構造を第1 図を参照して説明すると、 との場合、第1 導電型、例をはN型のソース(1) と、 ドレイン(2) と、チャンネル(3) とが構成され、チャ ンネル(3) を規定すべく、例えばチャンネル(3) を挟 んでその上下両側に第2 導電型、例えばP型のゲート 領域(4) が設けられて成る。

本発明においては、その原理的構造を第2回に示すように、第1 導電型例えばN型のチャンネル(1)を規定するように、チャンネル(1)を挟んで年2 時間で実性又は高抵抗半導体層(2)を介して第2 準電型、例えばP型のゲート(3)が設けられ、チャンネル(3)の両端に、これと同導電型のソース(4)と、ドレイン(3)とゲート(3)よりソース(4)と、ドレイン(3)とゲート(3)よりソース(4)と、ドレイン(4)とゲート(3)よりソース(4)と、ドレイン(5)とゲート(5)よりソース第子 8、ドレイン増子 D、ゲート増子 G が導出される。

半導体層位はゲート G及びソース 3間の印加電 圧が零の状態で、即ち、ゲートCDの接触電位によ つて、その任何全チャンネル長Lに亘つてチャン オルQjに至る空芝層がゲート接合Qg(半導体層Qg とゲートGSとの間の嵌合)から広がるような濃度 'に遺定される。また、チャンネルOJの不純物濃度 は、第1図に説明した従来構造のものに比し、格 段的に大に遺定される。

**次に、このような原理的構造による本発明の電** 界効果トランジスタの特性を、第1図に説明した 従来構造のものと比較するに、第2図において、 チャンネル印の厚さ方向の中心からゲート接合的 までの距離を a とし、チャンネル(I)の厚さ方向の 中心から半導体層似までの距離、即ちチャンネル QJの半分の厚さをねとし、a≫hとする。そして チャンネル長をLとし、チャンネル町の第2圏に かいて紙面と直交する方向のチャンネル編をW<sub>1</sub> とし、チャンネルODの不純物最度をN1とする。 一方、第1回に示した従来構造において、チャン ネル(3)の厚さの半分を b とし、チャンネル長をL

一方、第1図の従来構造のものは、ビンチォフ 電圧 Vpo は、

$$V_{p_0} = \frac{q N_0 b^2}{2\ell} \qquad \cdots \qquad (7)$$

で与えられ、チャンネルの厚さ方向の最大電界 Emaxo は、

$$E_{\text{max}_0} = \frac{q N_0 b}{\mathcal{E}} \qquad \cdots \qquad (8)$$

で与えられ、最大相互コンダクタンス gmg は、

$$gm_0 = \frac{2 q * N_0 b W_0}{L} \qquad (9)$$

で与えられ、等価入力容量 Cga は、

$$C_{g_0} = \frac{6 \mathcal{E} L W_0}{b} \qquad \cdots \qquad 0$$

で与えられ、運断風波数
$$\omega_0$$
 は、
$$\omega_0 = \frac{35 \, \mathrm{Q} \, \mu \, \mathrm{N}_0 \, \mathrm{b}^2}{27 \, \ell \, \mathrm{L}^2} \qquad \cdots \qquad \mathrm{Q}$$

とし、チャンホル幅をWo とし、チャンホル最度を No とする。そして、各チャンネルの移動度をよ、 印加電界を乇とする。この場合、本発明得造による もののピンチオフ電圧Vpiは、

$$V_{p1} = \frac{q N_1 h a}{\varepsilon} \qquad \cdots \qquad (1)$$

で与えられ、チャンネルの厚さ方向の最大電界 Emax, は、

$$E_{\max_1} = \frac{q N_1 h}{\mathcal{E}} \qquad \cdots \qquad (2)$$

で与えられ、最大相互コンダクタンス gm; は、

$$gm_1 = \frac{2q * N_1 * W_1}{L} \qquad (3)$$

で与えられ、毎個入力容量Cg<sub>1</sub>は、

$$C_{\mathbf{g}_1} = \frac{4 \text{ fL W}_1}{3 \text{ g}} \qquad \dots \qquad (4)$$

で与えられ、趣断局放数  $\omega_1$  は、

$$\omega_1 = \frac{3 \, \mathbf{q} \, \mathbf{p} \, \mathbf{N}_1 \, \mathbf{b} \, \mathbf{a}}{4 \, \mathcal{E} \mathbf{L}} \qquad \cdots \qquad (5)$$

、で与えられ、そして、フィギュア・オブ・メリッ

で与えられる。そして、フィギュア・オブ・メリ ット ero は、

$$\omega_{T0} = \frac{gm_0}{Cg_0} = \frac{q \times N_0 b^2}{2 \varepsilon L^2} \qquad \cdots \qquad 02$$

となる。

今、第2図の本発明による電界効果トランジス タと第1図の従来の電界効果トランジスタにおい て、  $a=\frac{b}{2}$ 、  $N_1 b=N_0 b$  、  $W_0=W_1$  に 温定して、 両者のピンチオフ電圧 Vpi と Vpc が等しいとする と、本発明のものは従来のものの等価入力容量が 4角倍となりフィギュア・オブ・メリットは3角倍と なるので高周波特性が可成り改善されることにな

次に本発明の一実施例を説明するに、その理解 を容易にするために第3回ないし第11回を参照 して詳細に説明するに、この例にかいては、先げ 第3図に示すように、P製の十分高い不能勧養度 を有する例えばシリコン半導体基体図を設け、こ. れの上に十分低い不能勧義度の真性若しくは高抵 抗を有する例えばNMのシリコン半導体層のをェ

ビタキシャル成長する。

次いで第4図に示すように、半導体層のの表面に 8102 等の不純物拡散及びイオン注入の拡散マスクとなり得るマスタ層のを形成する。 このマスク層のには最終的にチャンネルを形成すべき部分に対応する部分に、例えばフォトェッチングによって窓開けを行ない再びこの窓内に他部に比し得い酸化物マスク層 (22a) を形成した標準となす。

そして、第 5 図に示すように、マスク層 22 の 章 いマスク層 (22a) を通じて選択的に半導体層 20 の 基体図と接する一部にイオン住入によつて P 型の 不純物をトーブし埋込み領域図を選択的に形成す る。

次に、第6図に示すよりに、マスク図に対してフォトエッチングによつてイオン注入感として用いたマスク層(22a)の一個に拡散感(22b)を非設する。

第7図に示すよりに、この窓(22b)を通じて基 体例と同導電型を有するN型の不純物を高濃度に 退択的に拡散し領域別を形成する。

### て領域30を形成する。

そして、 質蚊239、 231 及び300 上に夫々ソース 電框 SD、ドレイン電板50及びゲート電板回をオーミッ クに被着し、ソース端子S、ドレイン端子D及び ゲート端子のを得出する。とのようにすれば、第 2 図に監明した原理的構造に対応する構造を有す る本発明による電界効果トランジスタが構成され る。即ち、第11図において第2図と対応する部 分には同一符号を付して示すように、質製四によ つてチャンネル(1)が構成され、その上下両側には 高抵抗若しくは真性の半導体層の及びのを介して 領域30と、坦込み領域四及び基体回とよりなる夫 々上部ゲート及び下部ゲートはが形成され、チャ ンネル印刷ち領域四の両端に、領域24及び28より なるソース領域CGと、領域四より成るドレイン領 並低とが形成された電界効果トランジスタが得ら れる。尚、との構成だかいて、ソース領域Odだ領 ・城路を設けたものにかいては、ソース何の美度が 十分高くなり、且つその厚みが大となることによ つてソース側の寄生抵抗を減少させることができ

特開 昭54-57969(3)

更に、第8図に示すように、マスク層図の領域 C4上を含んで埋込み領域図上と、更にこれの上の 領域とは反対側の部分上を含んで拡散窓 (22c)を 穿設する。

第9図に示すように、窓(22c)を通じて選択的 に基体図とは異なる導電型のN型の不純物を選択 的に拡散して領域のと一何が遅なる領域のを形成 する。

次に、第10回に示すように、マスク四を除去 し半導体層のと同様の十分低い不純物表度の真性 若しくは高抵抗の半導体層のをエピタキシャル成 長し、これの上に拡散マスク層の例えばSiO<sub>2</sub> 層 を形成する。

第11 図に示すように、マスク層のに選択的に 拡散感を穿設して領域の上と、領域のの領域がと 対向する何とは反対何の最都上とに、夫々領域の 及び四と同等電型の高級度領域の及び四を選択的 に形成する。又、マスク層のの担込予領域四と対 向する部分上に拡散感を穿設し、この感を通じて 組込予領域四と同等電型のP型の不純物を拡散し

るものである。

第12回は、本発明による電界効果トランジスタの他の例を示するので、この場合にかいては、高抵抗若しくは真性の半導体基体的上にチャンネル個域(1)を形成する半導体層(1)をエピタキシャル成長し、これの上に高抵抗若しくは真性半導体層(2)を形成する半導体層(2)をエピタキシャル成長し、この半導体層(3)に選択的にN型の高級度のソース領域(4)及びドレイン領域(4)となる拡散領域(3)及び(4)を形成し、両領域 43 (14) 及び 44 (15) 間の半

特問 昭54-57969(4)

等体層心上に選択的にP型の不純物を拡散してがる。 で表現ので形成した場合である。 である。 では、が観点のでは、が観点のでは、が観点のでは、できるのでは、が観点のでは、が観点のできる。 では、できるでは、できるできるできる。 では、できるできる。 では、できるできるできるできます。 できるできません。 できるできままなでできままない。 できるできまない。 できるできない。 できない。 できなない。

尚、上述した例においては半導体がシリコンよりなる場合について説明したが他の半導体材料、例えばガリウム・砒素等の金属間化合物半導体による電界効果トランジスタに本発明を適用して同様に、より高い高周波特性の改善を図ることができる。

尚、上述した例は、Nチャンネル型の電界効果トランジスタに本発明を適用した場合であるが、 Pチャンネル亜線成となすこともできることは明 らかであろう。 図面の簡単な説明

第1 図は従来の電射効果トランジスタの原理的 構造を示す断面図、第2 図は本発明による電界効果トランジスタの原理的構造を示す拡大断面図、 第3 図ないし第11 図は本発明による電界効果トランジスタの一実施例の各製造工程図、第12 図及び第13 図は夫々本発明による電界効果トランジスタの他の例の拡大断面図である。

(1)はチャンネル、02は高抵抗若しくは真性半導体、03はゲート、00はソース、03はドレインである。

#### 代理 人 伊 華 貞



